—
注：实验报告的内容如下（与实验指导书略有不同，红色字体部分是区别之处）。
实验一（时域自适应干扰抑制系统仿真验证）
系统指标如下：
(1) 基带采样频率为0.8MHz，产生频率分别为0.16MHz和0.06MHz（0.06MHz幅度是0.16MHz幅度的1倍）的两个单频信号，将其叠加；
(2) 将基带信号内插后，经DUC上变频，可得载频为20MHz的中频信号。在中频信号上添加高斯白噪声，使得信噪比为20dB。
(3) 将含噪声的中频信号进行DDC下变频，并将数据率降到800Ksps，得基带信号。
(4) 以频率为0.06MHz的单频信号作为期望信号，采用基于FIR滤波结构的MVDR算法，剔除干扰信号，获得期望信号。
实验二（空域自适应干扰抑制和DOA估计系统仿真验证）
系统指标如下：
(1) 基带采样频率为0.8MHz，产生频率分别为0.16MHz和0.06MHz（0.06MHz幅度是0.16MHz幅度的1倍）的两个单频信号；
(2) 考虑具有4个阵元的均匀线阵，两个单频信号的入射方向分别为0度（0.16MHz）和30度（0.06MHz），在空间相位补偿单元分别对两个信号进行相位补偿，用于相位补偿的阵元间距与波长（可用中频20MHz的波长来算）比为0.5，然后叠加，可得4个阵元的基带信号；
(3) 将4个阵元的基带信号分别进行上变频，得4个载波频率为20MHz的中频信号。在中频信号上分别添加高斯白噪声，使得信噪比为20dB。
(4) 将含噪声的4个中频信号分别进行DDC下变频，并将数据率降到0.8Msps，得4个基带信号；
(5) 以入射方向为30度的单频信号作为期望信号，采用MVDR波束形成算法，剔除干扰信号，获得期望信号；
(6) 采用MUSIC算法估计两个单频信号的入射方向。
实验三（4阵元线阵发射通道数字处理，FPGA中实现DUC）
(1)完成空域自适应干扰抑制和DOA估计系统框架的设计(用实验二的参数)，编写发射部分的FPGA程序，完成各功能模块的编写和仿真验证（可用Modelsim仿真验证）。
(2)下载已编写好的DUC控制程序，将已进行空间相位补偿的各阵元基带数据保存在ROM模块里，分别将基带信号进行上变频，控制DAC将中频数字信号转换为模拟信号，然后用示波器和频谱仪观察单个阵元输出信号波形和频率是否正确，完成阵列信号产生系统的验证。
实验四（4阵元线阵接收通道数字处理，FPGA中实现DDC）
(1)编写接收部分的FPGA程序(用实验二的参数)，完成各功能模块的编写和仿真验证（可用Modelsim仿真验证）。
(2)下载已编写好的DDC控制程序，对各阵元产生的中频信号（实验四采集的4个中频信号由实验三的4个DUC产生）进行采集后，经过DDC和抽取降低数据率后的基带数据，利用编写的MATLAB程序对单个阵元的接收数据进行时域自适应干扰抑制，对多个阵元的接收数据进行空域自适应干扰抑制和DOA估计。（期望信号：0.06MHz 信号从30度入射；干扰信号：0.16MHz信号从 0度入射）
